消費電力

消費電力＝ダイナミック消費電力＋スタティック消費電力
 
・動的電力(Dynamic Power)
→トランジスタのスイッチ(ON/OFF)時に負荷容量の充放電に使われる電力

　　Ｐ＝ｆ　×　Ｃp × V^2

P:電力　f: 周波数　Ｃｐ：平均負荷容量　
Ｖ：電源電圧

・静的電力（Static Power)
→リーク電流（漏れ電流）によって生じる．

・トランジスタのスイッチ速度
ゲート酸化膜を薄くして，電源電圧を高くすることで高速化できる．
→リーク電流が増大するという問題がある．

・動的電力(fCV^2)を下げる方法
1.周波数を下げる
→ＣＰＵの仕事量に応じて，クロック周波数を下げる．使っていないときにクロックをとめる．
２．容量を下げる
→回路規模が小さくて処理負荷が軽いプロセッサを使う．
クロックゲーティングによって，内部の稼動していない部分をとめる．（実質的に容量を下げることに相当する．）
３．電圧を下げる
プロセッサの電圧が1V前後になり，閾値電圧との差が小さくなっているため，さらに低電圧で動作させるのは困難になってきている．

クロックゲーティングとは
・消費電力削減でおそらく最も古くから利用されてきた手法 ．
・LSIのダイナミック消費電力の1/3から1/2は、チップのクロック分配回路で消費される ．
・現在よく利用されているクロックゲーティング手法には、ローカルとグローバルの2種類がある ．
→動的消費電力の削減

消費電力の削減に対しておそらく最も古くから利用されてきた手法がクロックゲーティングであろう。LSIのダイナミック消費電力の1/3から1/2は、チップのクロック分配回路で消費される。Keating氏は、「この技術の概念は非常に簡単だ。クロックが不要ならば、その供給を停止するというものだ」と語る。

現在よく利用されているクロックゲーティング手法には、ローカルとグローバルの2種類がある（図4）。例えば、図4（a）の上のような回路であれば、常時クロックを必要としない。つまり、図4（a）の下のように、各フィードバックマルチプレクサをクロックゲーティングセル（AND回路）に置き換えることができる。そして、マルチプレクサを制御するイネーブル信号を用いて、クロックゲーティングセルの出力を制御すればよいのである。

従来、この置き換えは手作業で行われていたが、現在では市販の合成ツールで自動的に実施することができる。この作業のためのツールが自動的にマルチプレクサを検出し、フィードバック経路付きのマルチプレクサをクロックゲーティングセルに置き換えてくれるのだ。Keating氏は「32ビットのレジスタになると、この手法を用いることで大幅に電力を低減することができる」と語る。2007年のSNUG（Synopsys Users Group）において、米Intel社のエンジニアがこの手法によってダイナミック電力を43％削減したという例を発表している＊2）。

もう1つのよく使用されるクロックゲーティング手法が図4（b）のグローバルクロックゲーティングである。通常、この手法ではクロックジェネレータモジュールから、単純にブロック全体のクロックを停止する制御を行う。ローカルクロックゲーティングとは異なり、ブロック全体の機能を停止させることになる。クロックツリー全体を停止することになるため、ローカルの場合に比べて、ダイナミック消費電力の削減量は大きい。

静的消費電力の削減
・静的消費電力削減には，電源OFFする必要がある．
・クロック停止の場合は，クロックを動作させれば即座に回路も動作するが，電源停止の場合は電圧の安定化などを待つ必要があるため，復帰に時間がかかる．
・電源領域をまたがる回路部分にはバリアゲートとよばれる特殊な回路を配置する．これは，片側の電源領域において電源がＯＮ／ＯＦＦされたとき，電源ノイズにより誤動作しないようにするため．