消費電力

消費電力＝ダイナミック消費電力＋スタティック消費電力
 
・動的電力(Dynamic Power)
→トランジスタのスイッチ(ON/OFF)時に負荷容量の充放電に使われる電力

　　Ｐ＝ｆ　×　Ｃp × V^2

P:電力　f: 周波数　Ｃｐ：平均負荷容量　
Ｖ：電源電圧

・静的電力（Static Power)
→リーク電流（漏れ電流）によって生じる．

・トランジスタのスイッチ速度
ゲート酸化膜を薄くして，電源電圧を高くすることで高速化できる．
→リーク電流が増大するという問題がある．

・動的電力(fCV^2)を下げる方法
1.周波数を下げる
→ＣＰＵの仕事量に応じて，クロック周波数を下げる．使っていないときにクロックをとめる．
２．容量を下げる
→回路規模が小さくて処理負荷が軽いプロセッサを使う．
クロックゲーティングによって，内部の稼動していない部分をとめる．（実質的に容量を下げることに相当する．）
３．電圧を下げる
プロセッサの電圧が1V前後になり，閾値電圧との差が小さくなっているため，さらに低電圧で動作させるのは困難になってきている．

クロックゲーティングとは
・消費電力削減でおそらく最も古くから利用されてきた手法 ．
・LSIのダイナミック消費電力の1/3から1/2は、チップのクロック分配回路で消費される ．
・現在よく利用されているクロックゲーティング手法には、ローカルとグローバルの2種類がある ．
→動的消費電力の削減

消費電力の削減に対しておそらく最も古くから利用されてきた手法がクロックゲーティングであろう。LSIのダイナミック消費電力の1/3から1/2は、チップのクロック分配回路で消費される。Keating氏は、「この技術の概念は非常に簡単だ。クロックが不要ならば、その供給を停止するというものだ」と語る。

現在よく利用されているクロックゲーティング手法には、ローカルとグローバルの2種類がある（図4）。例えば、図4（a）の上のような回路であれば、常時クロックを必要としない。つまり、図4（a）の下のように、各フィードバックマルチプレクサをクロックゲーティングセル（AND回路）に置き換えることができる。そして、マルチプレクサを制御するイネーブル信号を用いて、クロックゲーティングセルの出力を制御すればよいのである。

従来、この置き換えは手作業で行われていたが、現在では市販の合成ツールで自動的に実施することができる。この作業のためのツールが自動的にマルチプレクサを検出し、フィードバック経路付きのマルチプレクサをクロックゲーティングセルに置き換えてくれるのだ。Keating氏は「32ビットのレジスタになると、この手法を用いることで大幅に電力を低減することができる」と語る。2007年のSNUG（Synopsys Users Group）において、米Intel社のエンジニアがこの手法によってダイナミック電力を43％削減したという例を発表している＊2）。

もう1つのよく使用されるクロックゲーティング手法が図4（b）のグローバルクロックゲーティングである。通常、この手法ではクロックジェネレータモジュールから、単純にブロック全体のクロックを停止する制御を行う。ローカルクロックゲーティングとは異なり、ブロック全体の機能を停止させることになる。クロックツリー全体を停止することになるため、ローカルの場合に比べて、ダイナミック消費電力の削減量は大きい。

静的消費電力の削減
・静的消費電力削減には，電源OFFする必要がある．
・クロック停止の場合は，クロックを動作させれば即座に回路も動作するが，電源停止の場合は電圧の安定化などを待つ必要があるため，復帰に時間がかかる．
・電源領域をまたがる回路部分にはバリアゲートとよばれる特殊な回路を配置する．これは，片側の電源領域において電源がＯＮ／ＯＦＦされたとき，電源ノイズにより誤動作しないようにするため．

 

世界半導体メーカー売り上げ高ランキング

１．インテル（米）　３３８．１４　（億＄）
２．サムソン電子（韓）　１７３．９１
３．統合会社（ルネサステクノロジ＋NECエレクトロニクス）　１２８．５１　★
４．東芝　１０６．０１
５．テキサスインスツルメント（米）　１０５．９３
６．STマイクロエレクトロニクス（伊，仏）　１０２．７０
７．クアルコム（米）　６４．７７
８．ハイニックス（韓）　６０．１０

日本経済新聞(2009.04.16)

オンチップバス

オンチップの接続を行うための規格化されたバス

近年，半導体技術の進歩とともに，一つのLSI により多
くの機能が集積できるようになってきました．さまざまな
ハード・マクロとマイクロプロセッサを混載したシステム
LSI（SOC ：system on a chip）が注目されています．シス
テムLSI の設計において，性能や機能，タイミング仕様な
どの問題を解析するには多くの時間を要しますが，規格化
されたバス（オンチップ・バス）を利用することでこうした
時間の短縮を期待できます．また，規格化されたバスを利
用すると，設計者は製品を差異化する作業に集中できます．
そのため，複雑なシステムLSI の設計にかかるコストや開
発期間を削減することが可能です．

米国IBM 社の「CoreConnect」 というバス規格
英国ARM社「AMBA」など．
AMBA →AHB,AXI,APBバス


IBM 社が発表したLSI チップ
内部のバス規格で，IP コアをチップ内でつなぎ合わせると
きのベースになるものです．

CoreConnect アーキテクチャ
　　PLB(Processor Local Bus):高速，広帯域，低遅延（レイテンシ）が必要なシステムコアに利用
     OPB(On-chip Peripheral Bus):そうでないペリフェラルなど
     バスブリッジ
　　DCR(Device Control Register):初期設定，ふだん変更ｓｈない機能を制御するために使用

PLB は高速ですが，すべてのコアをPLB に接続すると，
動作の遅いコアにひっぱられてしまい，動作の速いコアの
性能を発揮できなくなります．そこで，動作の遅いコアは
OPB に接続し，PLB とは別のバス・ブリッジを介してデ
ータ転送を行います．こうすることで，PLB 上のトラフィ
ックが抑えられ，システム全体の性能が向上します．PLB
とOPB は同期型バスです．DCR バスもベースは同期型バ
スですが，ハンドシェイクは非同期的な動きをします


ここで，本オンチップ・バスで使われる信号名の標準表
記方法について触れておきます（表1）．その信号がどの部
分に使われているか，だれが出力しているかなどがわかる
ように，すべての信号にPrefix（接頭語）が付いています．
本オンチップ・バスがPCI などのボード間やチップ間を
つなぐバスと異なる点は，複数コアのコマンド，アドレス，
データ信号などをバス上で結線する方法にあります．PCI
などでは，バスをドライブしていないデバイスはI/O 出力
をハイ・インピーダンスにします．あるいは，オープン・
コレクタを用います．一方，本オンチップ・バスでは，複
数のドライブ信号をOR で接続します．言い換えると，バ
スをドライブしていないコアは‘0’を出力します．ドライ
ブするコアは，‘0’または‘1’をドライブし，それらをすべ
てOR してバス信号とします．


 

NICの機能とその特徴

ＮＩＣ（ネットワーク　インターフェース　カード）
　パソコンなどの端末に装着（内蔵）して，端末をネットワークに接続するために使用する．

コレクタ，パルストランス，PHY LSI，ＭＡＣ　ＬＳＩ，メモリ，ホストバスインターフェース
から構成される．

※パルストランス
　外部からの直流電流流入を防止して，ＮＩＣ上の電子部品を外部の異常電流などから
　保護する．

■データ送信手順
１．端末は，送信データをホストバスインターフェースから，ＭＡＣ　ＬＳＩに送り届ける．
２．ＭＡＣ　ＬＳＩは，この送信データを一旦メモリに格納する．
３．ＭＡＣ　ＬＳＩは，一旦メモリに格納された送信データを取り出し，ＦＣＳを計算して付加するなど
の処理を行い，ＭＡＣフレームにカプセル化して，イーサネットのアクセス手順（ＣＳＭＡ／ＣＤまたは，全二重）
にしたがって，ＰＨＹ　ＬＳＩに対して送出する．
４．ＰＨＹ　ＬＳＩは，この送信データを送信信号に変換し，送信電気信号（あるいは光信号）として，パルストランスやコネクタ（ＭＤＩ）を経由して，ネットワークに送出する．

■データ受信手順
１．ＰＨＹ　ＬＳＩは，ネットワークから届いた受信信号（電気信号あるいは光信号）をデータに変換し，ＭＡＣＬＳＩに送り届ける．
２．ＭＡＣ　ＬＳＩは，この受信データの宛先アドレスのチェックやＦＣＳの再計算およびチェックを行い，
誤りフレームがないことを確認する．
自宛先以外のフレームやＦＣＳが一致しないフレームは，破棄する．
誤りフレームでないことを確認できたら，受信データをいったん，メモリに格納し，端末に対して
データ受信の割り込み信号などで通知する．
３．データの受信を通知された端末は，ホストバスインターフェースを通じて，このデータをＭＡＣ　ＬＳＩを経由して読み出す．

※ＡＳＩＣ技術の発展で，ＭＡＣ　ＬＳＩにメモリをとりこんで不要にしたものや，ＰＨＹ　ＬＳＩの機能を取り込んで，
ワンチップ化したものが増えている．また，ＮＩＣ上にマイコンを搭載して，ＩＰなどの上位層のプロトコル処理
を代わって行うといった高機能なＮＩＣもある．

ジャンボフレーム

ジャンボフレームとは，ＩＥＥＥ８０２．３非互換のフレーム全般を指す．

■特徴

・データフィールドのサイズが，ＩＥＥＥ８０２．３で規定される１５００バイトよりも大きい値
（一般的には，最長９Ｋバイト程度）

・フレームが到着するたびに，受信端末において発生するプロセッサへの割り込み頻度
を少なくし，ファイル転送などにおける転送スループット（処理能力）を向上させることを目的としている．

・アルテオン(Aleon)社（後に Aleton WebSystem社，Nortel Networks社が買収）によって提案された．

・一般的につかわれているジャンボフレームは，最長9018～9216バイトで，各スイッチベンダの実装で提案された．

・フレーム長としても「最長９０００バイト程度」という以外に，ベンダ間のコンセンサスがとれているわけではないので，ジャンボフレームを使用する場合は，１つのネットワークに使用される装置のそれぞれの最大フレーム
長を確認し，最も小さい値にあわせる必要がある．


プリアンブル/SFD（8B）|宛先アドレス(6B)|送信元アドレス(6B)|Type/Len(2B)|ユーザーデータ,PAD(46-約9000)|FCS(4B)